Tritium DAQ page F1VETROCmap

From Tritium Experiments Group
Revision as of 00:11, 26 September 2018 by Hauenst (talk | contribs) (→‎Right HRS)
Jump to navigation Jump to search

Channel maps for F1TDCs and VETROC

Single arm mode Fall 2018

Right HRS

Configuration valid starting from run 93403 (September 24, 2018):

Signal F1 VME Slot F1 channel VETROC channel
T-1 8 0 112
T-2 8 1 113
T-3 8 2 114
T-4 8 3 115
T-5 8 4 116
T-6 8 5 117
RHRS clock 8 6 118
LHRS clock 8 7 119
L1A_R 8 8 120
L1A 8 9 121
S2L 8 10 122
S2R 8 11 123
S0 or S2 8 12 124
ADC gate 8 13 125
empty 8 14 126
RF time 8 15 127
S2L-1 8 16 48
: : : :
S2L-16 8 31 63
Signal F1 VME Slot F1 channel VETROC channel
GC-01 10 0 96
: : : :
GC-10 10 9 105
GC_SUM 10 10 106
S0A 10 11 107
S0B 10 12 108
S0coin 10 13 109
L1A 10 14 110
S2coin 10 15 111
S2R-1 10 16 32
: : : :
S2R-16 10 31 47

Left HRS

Configuration valid starting from run 3385 (September 23, 2018):

Signal F1 VME Slot F1 channel
S2L-1 14 0
: : :
S2L-16 14 15
CER-1 14 16
: : :
CER-10 14 25
GC SUM 14 26
S0A 14 27
S0B 14 28
S0coin 14 29
L1A 14 30
S2 14 31
Signal F1 VME Slot F1 channel
T1 16 0
T2 16 1
T3 16 2
(nothing) 16 3
S0 or S2 RHRS 16 4
L1A_remote 16 5
clock RHRS 16 6
clock LHRS 16 7
Shower Sum 16 8
S0 or S2 LHRS 16 9
S2 left 16 10
S2 right 16 11
S0 or S2 RHRS 16 12
all adc gate 16 13
L1A 16 14
RF signal 16 15
S2R-1 16 16
: : :
S2R-16 16 31


Coincidence mode (e'p) Spring 18

This are the configuration for (e'p) April 12 - May 2, 2018:

Right HRS

Configuration valid starting from run 100000 (April 12, 2018):

Signal F1 VME Slot F1 channel VETROC channel
T-1 8 0 112
T-2 8 1 113
T-3 8 2 114
C-1 8 3 115
C-2 8 4 116
C-3 8 5 117
T-4 8 6 118
LHRS clock 8 7 119
L1A_R 8 8 120
RHRS clock 8 9 121
S2L 8 10 122
S2R 8 11 123
S0 or S2 8 12 124
ADC gate 8 13 125
RF time 8 14 126
L1A 8 15 127
S2L-1 8 16 48
: : : :
S2L-16 8 31 63
Signal F1 VME Slot F1 channel VETROC channel
GC-01 10 0 96
: : : :
GC-10 10 9 105
GC_SUM 10 10 106
S0A 10 11 107
S0B 10 12 108
S0coin 10 13 109
L1A 10 14 110
S2coin 10 15 111
S2R-1 10 16 32
: : : :
S2R-16 10 31 47

Left HRS

Configuration valid starting from run 100000 (April 12, 2018):

Signal F1 VME Slot F1 channel
S2L-1 14 0
: : :
S2L-16 14 15
CER-1 14 16
: : :
CER-10 14 25
GC SUM 14 26
S0A 14 27
S0B 14 28
S0coin 14 29
L1A_R 14 30
S2 14 31
Signal F1 VME Slot F1 channel
T1 16 0
T2 16 1
T3 16 2
MLU pulser 16 3
Fake coinc 16 4
L1A_remote 16 5
clock RHRS 16 6
clock LHRS 16 7
Shower Sum 16 8
S0 or S2 LHRS 16 9
S2 left 16 10
S2 right 16 11
S0 or S2 RHRS 16 12
adc gate 16 13
L1A 16 14
RF signal 16 15
S2R-1 16 16
: : :
S2R-16 16 31


Single arm mode Spring 2018

Right HRS

Configuration valid starting from run 90465 (December 5, 2017):

Signal F1 VME Slot F1 channel VETROC channel
T-1 8 0 112
T-2 8 1 113
T-3 8 2 114
T-4 8 3 115
T-5 8 4 116
T-6 8 5 117
RHRS clock 8 6 118
LHRS clock 8 7 119
L1A_R 8 8 120
RHRS clock 8 9 121
S2L 8 10 122
S2R 8 11 123
S0 or S2 8 12 124
ADC gate 8 13 125
RF time 8 14 126
L1A 8 15 127
S2L-1 8 16 48
: : : :
S2L-16 8 31 63
Signal F1 VME Slot F1 channel VETROC channel
GC-01 10 0 96
: : : :
GC-10 10 9 105
GC_SUM 10 10 106
S0A 10 11 107
S0B 10 12 108
S0coin 10 13 109
L1A 10 14 110
S2coin 10 15 111
S2R-1 10 16 32
: : : :
S2R-16 10 31 47

Left HRS

Configuration valid starting from run 675 (December 5, 2017):

Signal F1 VME Slot F1 channel
S2L-1 14 0
: : :
S2L-16 14 15
CER-1 14 16
: : :
CER-10 14 25
GC SUM 14 26
S0A 14 27
S0B 14 28
S0coin 14 29
L1A 14 30
S2 14 31
Signal F1 VME Slot F1 channel
T1 16 0
T2 16 1
T3 16 2
(nothing) 16 3
S0 or S2 RHRS 16 4
L1A_remote 16 5
clock RHRS 16 6
clock LHRS 16 7
Shower Sum 16 8
S0 or S2 LHRS 16 9
S2 left 16 10
S2 right 16 11
S0 or S2 RHRS 16 12
all adc gate 16 13
L1A 16 14
RF signal 16 15
S2R-1 16 16
: : :
S2R-16 16 31